Ćwiczenie Interaktywne

Kiedy FPGA jest narzędziem, a kiedy przerostem

To ćwiczenie rozwija artykuł FPGA i moduły rozwojowe do sygnałów nanosekundowych: Arty A7, Opal Kelly, Eclypse Z7. Jego celem nie jest pisanie HDL, tylko rozpoznanie, czy problem dotyczy logiki równoległej, złącza wyjściowego, czy rozdzielczości czasu.

FPGA sprzęt równoległy, nie szybsza wersja pętli programu
SMA/LVDS kontrolowany tor wyjściowy bywa ważniejszy niż nazwa płytki
200 ps krok czasowy wymagający interpolacji albo efektywnie kilku GHz

Założenia źródłowe

  • FPGA ma sens wtedy, gdy potrzebna jest równoległość, deterministyczna logika i sprzętowe peryferia.
  • Pojedynczy impuls o zadanym czasie często prościej uzyskać z gotowego generatora.
  • Wyjście Pmod jest wygodne, ale nie zastępuje kontrolowanej impedancji i dobrego toru pomiarowego.
  • Okres zegara ogranicza rozdzielczość zwykłego licznika.

Jak działa ocena

W każdej części wybierasz narzędzie lub przeliczasz prosty parametr. Wynik pokazuje, czy rozdzielasz problem logiczny od problemu fizycznego wyprowadzenia sygnału.

Część 1

Dobór narzędzia do zadania

Nie każde zadanie nanosekundowe jest zadaniem dla FPGA. Wybierz narzędzie, które najlepiej pasuje do każdego opisu.

Jeden impuls 5 ns

Potrzebny jest pojedynczy, powtarzalny impuls po programowanym opóźnieniu.

Osiem linii równoległych

Kilka wyjść ma zmieniać stan według wspólnej logiki co kilka nanosekund.

Strumień gigabitowy

Układ ma obsłużyć transmisję szeregową rzędu kilku Gb/s.

Część 2

Złącze też jest elementem projektu

Oceń, które interfejsy nadają się jako fizyczny tor dla sygnałów o nanosekundowych zboczach.

Część 3

Rozdzielczość zwykłego zegara

Policz okres zegara logiki i porównaj go z wymaganą rozdzielczością 200 ps.